Chợ thông tin Thiết bị Viễn thông Việt Nam - Xem bài viết riêng lẻ

aumy.wood · 10-09-2012, 03:37 PM

Hệ thống quảng cáo SangNhuong.com

Trong tương lai gần, nếu có phát triển ở VN thì chắc toàn phụ thuộc vào các công ty lớn ở nước ngoài.

Lúc trước mình có học một lớp vỡ lòng cho biết. Bạn có thể vào xem lecture presentation ở đây: http://www.ee.vt.edu/~jgtront/ece4984/index.html. Video này cũng rất hay, cho bạn một cái nhìn tổng quát về VLSI: http://www.multimedia.vt.edu/ee-mse/sr1v2.rm.

Học vỡ lòng toàn làm low-level, vẽ mấy cái stick diagram và mask cho từng NOT/NAND/NOR gate như vầy: http://www.ee.vt.edu/~ha/cadtools/cadence/HP05_inv.gif. Sau đó kết nối các gate lại cho các higher level function. Lúc trước mình làm một cái Wallace tree multiplier. Chip thì có các form cố định, thí dụ như 2.2mm x 2.2mm, 40 pin (http://www.ee.vt.edu/~jgtront/ece498...t_general.html). Design vẽ cho lọt vào diện tích của chip, và kết nối với các pin. Vẽ design dùng Cadence, extract netlist xong rồi thảy qua HSpice để simulate. Cuối cùng gởi đến fabrication plant (thông qua trường), vài tháng sau mới có chip.

10-09-2012, 03:37 PM	#8
aumy.wood Member Tham gia ngày: May 2012 Bài gửi: 74 Online Status:	Hệ thống quảng cáo SangNhuong.com Trong tương lai gần, nếu có phát triển ở VN thì chắc toàn phụ thuộc vào các công ty lớn ở nước ngoài. Lúc trước mình có học một lớp vỡ lòng cho biết. Bạn có thể vào xem lecture presentation ở đây: http://www.ee.vt.edu/~jgtront/ece4984/index.html. Video này cũng rất hay, cho bạn một cái nhìn tổng quát về VLSI: http://www.multimedia.vt.edu/ee-mse/sr1v2.rm. Học vỡ lòng toàn làm low-level, vẽ mấy cái stick diagram và mask cho từng NOT/NAND/NOR gate như vầy: http://www.ee.vt.edu/~ha/cadtools/cadence/HP05_inv.gif. Sau đó kết nối các gate lại cho các higher level function. Lúc trước mình làm một cái Wallace tree multiplier. Chip thì có các form cố định, thí dụ như 2.2mm x 2.2mm, 40 pin (http://www.ee.vt.edu/~jgtront/ece498...t_general.html). Design vẽ cho lọt vào diện tích của chip, và kết nối với các pin. Vẽ design dùng Cadence, extract netlist xong rồi thảy qua HSpice để simulate. Cuối cùng gởi đến fabrication plant (thông qua trường), vài tháng sau mới có chip.