Chợ thông tin Thiết bị Viễn thông Việt Nam
Trở lại   Chợ thông tin Thiết bị Viễn thông Việt Nam Quảng Cáo - Tuyển dụng - Thảo Luận - Tìm mua - Đặt hàng Tuyển dụng
 
 
Công cụ bài viết Kiểu hiển thị
Cũ 11-09-2012, 10:06 AM   #1
pjhuyenhanh
Member
 
Tham gia ngày: May 2012
Bài gửi: 62
Online Status: pjhuyenhanh đang online
Mặc định Computer Architecture Interviews

Hệ thống quảng cáo SangNhuong.com

# What is pipelining?

# What are the five stages in a DLX pipeline?

# For a pipeline with 'n' stages, what�s the ideal throughput? What prevents us from achieving this ideal throughput?

# What are the different hazards? How do you avoid them?

# Instead of just 5-8 pipe stages why not have, say, a pipeline with 50 pipe stages?

# What are Branch Prediction and Branch Target Buffers?

# How do you handle precise exceptions or interrupts?

# What is a cache?

# What's the difference between Write-Through and Write-Back Caches? Explain advantages and disadvantages of each.

# Cache Size is 64KB, Block size is 32B and the cache is Two-Way Set Associative. For a 32-bit physical address, give the division between Block Offset, Index and Tag.

# What is Virtual Memory?

# What is Cache Coherency?

# What is MESI?

# What is a Snooping cache?

# What are the components in a Microprocessor?

# What is ACBF(Hex) divided by 16?

# Convert 65(Hex) to Binary

# Convert a number to its two's compliment and back

# The CPU is busy but you want to stop and do some other task
  Trả lời với trích dẫn


 


Công cụ bài viết
Kiểu hiển thị

Quyền viết bài
You may not post new threads
You may not post replies
You may not post attachments
You may not edit your posts

vB code is Mở
Mặt cười đang Mở
[IMG] đang Mở
HTML đang Mở
Chuyển đến

SangNhuong.com

© 2008 - 2025 Nhóm phát triển website và thành viên SANGNHUONG.COM.
BQT không chịu bất cứ trách nhiệm nào từ nội dung bài viết của thành viên.
Diễn đàn được xây dựng bởi SangNhuong.com